(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-37281

(43)公開日 平成8年(1996)2月6日

(51) Int.CL*

識別記号 庁内整理番号

FΙ

and the same the second of the second of

技術表示箇所

最終頁に続く

H01L 27/04 21/822

H01L 27/04

C

審査請求 未請求 請求項の数3 OL (全 6 頁)

(21)出顧番号	特顧平6-170645	(71) 出願人 000000295
		沖電気工業株式会社
(22)出顧日	平成6年(1994)7月22日	東京都港区虎ノ門1丁目7番12号
		(71)出顧人 000104722
		キンセキ株式会社
		東京都沿江市和泉本町1丁目8番1号
		(72)発明者 村上 則夫
		東京都港区虎ノ門1丁目7番12号 沖電気
		工業株式会社内
		(72)発明者 佐々木 邦夫
		東京都沿江市和泉本町1丁目8番1号 キ
		ンセキ株式会社内
		(74)代理人 弁理士 柿本 恭成

(54) 【発明の名称】 パイパス・コンデンサ内臓の半導体装置及びその製造方法

(57)【要約】

【目的】 半導体装置に内蔵されるバイパス・コンデン サの容量の拡大と製造工程の簡単化を図る。

【構成】 シリコン基板21の上面側にはMOSFET 等の半導体素子が形成され、そのシリコン基板21の下面にバイパス・コンデンサが形成されている。バイパス・コンデンサは、シリサイド膜からなる第1の電極31と、高誘電体薄膜からなるキャパシタ絶縁膜32と、導電性膜からなる第2の電極33とで構成されている。第1の電極31は、シリコン基板21及び拡散層26を介して電源端子29に接続されている。第2の電極33は、導体34を介して接地端子30に接続されている。このバイパス・コンデンサにより、半導体装置内に発生した雑音を接地端子30側へ流出させる。

32: キャパシタ絶録体 33: 第2の環復 Vss 30: 第2の環復 Vss 31: 第2の環復 Vss 32: 32: 33: 第2の環復 A N 25: 34 本発明の実施例の半導体装置 with the property of

【特許讃求の範囲】

【請求項1】 シリコン基板の一方の表面側に形成さ れ、電源端子及び接地端子を有する半導体素子と、

1 . 4 . A. A. V. Stowyk) 19.

前記シリコン基板の他方の表面側に形成され、前記電源 端子と前記接地端子との間に接続されたバイパス・コン デンサとを備え、

前記バイパス・コンデンサは、

前記シリコン基板の他方の表面に形成されたシリサイド 膜からなる第1の電極と、

前記第1の電極における前記シリコン基板とは反対の面 10 に被着された高誘電体薄膜からなるキャパシタ絶縁膜

前記キャパシタ絶縁膜における前記第1の電極とは反対 の面に被着され、前記接地端子又は前記電源端子に接続 された導電性膜からなる第2の電極とで、

構成したことを特徴とするバイパス・コンデンサ内蔵の 半導体装置。

【請求項2】 請求項1記載の第2の電極を導電性樹脂 接着剤で形成し、該導電性樹脂接着剤によって前記キャ パシタ絶縁膜における前記第1の電極とは反対の面を導 20 体に接着する構成にしたことを特徴とするバイパス・コ ンデンサ内蔵の半導体装置。

【請求項3】 一方の表面側に複数の半導体素子が形成 されたシリコンウエハの他方の表面側に、シリサイド膜 からなる第1の電極を形成する第1の工程と、

前記第1の電極における前記シリコンウエハとは反対の 面に、高誘電体薄膜からなるキャパシタ絶縁膜を被着す る第2の工程と、

前記シリコンウエハを切断して複数のチップに分割する 第3の工程と、

前記第3の工程で分割されたチップを、導電性樹脂接着 剤からなる第2の電極によって導体に接着する第4の工 程とを、

順に施すことを特徴とするバイパス・コンデンサ内蔵の 半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、大容量のコンデンサを 内蔵したバイパス・コンデンサ内蔵の半導体装置及びそ の製造方法に関するものである。

[0002]

【従来の技術】図2は、パッケージに収納された従来の 半導体装置の平面図である。この半導体装置は、例え ば、GaAsマイクロ波の半導体集積回路(以下、IC という)がパッケージ1内に収納されており、そのパッ ケージ1の側面に入出力用のピン2、電源電位(以下、 Vddという) 用のピン3、及び接地電位 (以下、Vs sという) 用のピン4が設けられている。 Vdd用ピン 3とVss用ピン4との間には、数百pFという大きな のような外付けのバイパス・コンデンサラを設けると、 電源系の雑音を低減できる利点がある。ところが、大容 量のバイパス・コンデンサ5を外付けすると、このパッ ケージ1をプリント基板に実装したとき、該プリント基 板の配線とリードが不要な電波の放射源となって悪影響 を及ぼす。そこで、バイパス・コンデンサ5を半導体装 置内に内蔵して不要な輻射を抑える技術が、例えば次の ような文献に記載されている。

2 ·

【0003】文献1:ニッケイエレクトロニクス、「5 75] (1993-3-1) ニッケイマグロウヒル社、 P64 - 65

文献2:ニッケイエレクトロニクス、 [581] (19 93-5-24) ニッケイマグロウヒル社、P78-1 00

図3は、前記文献1に記載された従来のバイパス・コン デンサ内蔵の半導体装置の回路図である。この半導体装 置は、大容量バイパス・コンデンサを内蔵したGaAs マイクロ波IC(スイッチ付きアンプIC)を示すもの で、2つのショットキーバリヤ形電界効果トランジスタ (以下、MESFETという) 11, 12を有し、それ らが並列接続されている。一方のMESFET11のゲ ートには、スイッチ端子13及び高周波入力端子14が 接続され、他方のMESFET12のゲートにも、スイ ッチ端子15及び高周波入力端子16が接続されてい る。MESFET11,12の共通接続されたドレイン には、出力端子17が接続され、さらにそれらの共通接 続されたソースとVssとの間に、抵抗18と800p Fのバイパス・コンデンサ19とが並列接続されてい る。この半導体装置では、スイッチ端子13,15によ ってMESFET11又は12のいずれか一方を切り換 え、高周波入力端子14,16から入力される高周波信 号を増幅して出力端子17から出力するようになってい

【0004】 図2のように、バイパス・コンデンサ5を 外付けすると、実装面積が大きくなる上に、該バイパス ・コンデンサ5のリード・インダクタンスのためにME SFET11, 12の利得が下がる。利得を稼ぐには、 バイアス電流を上げざるを得ない。そこで、この図3の 「半導体装置では、バイパス・コンテンサ19を内蔵する」 40 ことにより、同一の利得を得るバイアス電流を低減して いる。しかも、次のような利点を有している。電源系を 安定化できる。雑音に強くなる。雑音を出さなくなる。 バイパス・コンデンサ5を外付けするためのVdd用ピ ン3とVss用ピン4を減らせるので、パーケージ1が 小さくなる。外付けのバイパス・コンデンサ5が占めて いた実装基板面積を小さくできる。さらに、プリント基 板の配線パターンにそれ程気を使わなくて済む。バイパ ス・コンデンサ19を内蔵させる場合、前記文献2の第 87頁の図7に記載されているように、例えば、シリコ 容量のバイパス・コンデンサラが外付けされている。こ 50 ン基板の主表面にMESFET11,12を形成し、該

4. 2

MESFET11,12をSiO2 膜で覆う。そして、そのSiO2 膜上に下部電極、キャパシタ絶縁膜及び上部電極を順に積層し、バイパス・コンデンサ19を形成している。キャパシタ絶縁膜として、例えば、比誘電率がSiN薄膜の約40倍の大きさの強誘電体であるBaSrTiO3 の薄膜を用い、大きな容量のバイパス・コンデンサ19を実現している。

[0005]

the market of the second

【発明が解決しようとする課題】しかしながら、従来の バイパス・コンデンサ内蔵の半導体装置とその製造方法 10 では、シリコン基板の主表面に形成した半導体素子上 に、SiO2 膜等の絶縁膜を介してバイパス・コンデン サ19を形成しているので、他の素子や配線等によって 該バイパス・コンデンサ19の形成位置や形成面積に制 約を受ける。そのため、バイパス・コンデンサ19の容 量を大きくすることが難しく、しかも製造工程が複雑で あるという問題がある。また、キャパシタ絶縁膜として 強誘電体の薄膜を用いる場合、他の素子の特性に悪影響 を及ぼさないような製造上の配慮が必要であるが、それ によって製造工程がより複雑化するという問題がある。 本発明は、前記従来技術が持っていた課題として、形成 面積に制約を受けるために容量を充分大きくできないば かりか、製造工程が複雑になるといった点について解決 したバイパス・コンデンサ内蔵の半導体装置とその製造 方法を提供するものである。

[0006]

【課題を解決するための手段】前記課題を解決するため に、第1の発明は、バイパス・コンデンサ内蔵の半導体 装置において、シリコン基板の一方の表面側に形成さ れ、電源端子及び接地端子を有する半導体素子と、前記 30 シリコン基板の他方の表面側に形成され、前記電源端子 と前記接地端子との間に接続されたバイパス・コンデン サとを備え、前記バイパス・コンデンサを次のように構 成している。即ち、前記バイパス・コンデンサは、前記 シリコン基板の他方の表面に形成されたシリサイド膜か らなる第1の電極と、前記第1の電極における前記シリ コン基板と反対の面に被着された高誘電体薄膜からなる キャパシタ絶縁膜と、前記キャパシタ絶縁膜における前 記第1の電極とは反対の面に被着され、前記接地端子又 は前記電源端子に接続された導体からなる第2の電極と で、構成されている。第2の発明は、第1の発明の第2 の電極を導電性樹脂接着剤で形成し、該導電性樹脂接着 剤によって前記キャパシタ絶縁膜における前記第1の電 極と反対の面を導体に接着する構成にしている。第3の 発明では、バイパス・コンデンサ内蔵の半導体装置の製 造方法において、一方の表面側に複数の半導体素子が形 成されたシリコンウエハの他方の表面側に、シリサイド 膜からなる第1の電極を形成する第1の工程と、前記第 1の電極における前記シリコンウエハとは反対の面に、 高誘電体薄膜からなるキャパシタ絶縁膜を被着する第2 50

の工程とを施す。さらに、前記シリコンウエハを切断して複数のチップに分割する第3の工程と、前記第3の工程で分割されたチップを、導電性樹脂接着剤からなる第2の電極によって導体に接着する第4の工程とを、順に施すようにしている。

4

[0007]

44 C G G G G G S S

【作用】第1の発明によれば、以上のようにバイバス・ コンデンサ内蔵の半導体装置を構成したので、シリコン 基板の他方の表面側に形成されたバイパス・コンデンサ は、該半導体装置で発生する雑音を接地端子側へ流出さ せてその雑音を除去する働きがある。さらに、シリコン 基板の他方の表面側に形成されたバイパス・コンデンサ は、該シリコン基板の一方の表面側に形成された半導体 素子等に対して構造上の悪影響を及ぼすことなく、形成 位置の自由度や形成面積の拡大によって容量の増大を可 能にする働きがある。第2の発明によれば、第2の電極 は第1の電極と共にバイパス・コンデンサを構成する他 方の電極としての機能の他に、導体に固定する際の接着 機能を発揮する。第3の発明によれば、シリコンウエハ 20 の他方の表面側に第1の電極を形成する第1の工程と、 その第1の電極にキャパシタ絶縁膜を被着する第2の工 程とは、それらが複数のチップに分割される前に形成さ れることから、多数のバイパス・コンデンサの製造工程 のばらつきの抑制と、製造工程の簡略化を図る働きがあ る。さらに、第2の電極によって導体に接着する第4の 工程は、その第2の電極の形成工程と該第2の電極を導 体に接着する接着工程との2つの機能を発揮して製造工 程の簡略化を図る働きがある。従って、前記課題を解決 できるのである。

[8000]

【実施例】

半導体装置

図1は、本発明の実施例を示すバイパス・コンデンサ内 蔵の半導体装置の概略の断面図である。このバイパス・ コンデンサ内蔵の半導体装置は、例えば高周波用のIC の一部を示すもので、N形シリコン基板21を有してい る。シリコン基板21の一方の表面側(上面側)には、 SiOz 膜等の絶縁膜22を介して、ポリシリコン等で できたゲート電極23が、エッチング等によって選択的゛ に形成されている。ゲート電極23の両側には、そのゲ ート電極23をマスクにしてシリコン基板21内に、イ オン打込み等によって不純物が拡散され、P+ 形ソース 領域24及びP*形ドレイン領域25が形成されてい る。また、このシリコン基板21には、コンタクト用の N⁺ 拡散層26も形成されている。ソース領域24及び ドレイン領域25上には、A1等によってソース電極2 7及びドレイン電極28が選択的に形成されている。N ・拡散層26及びソース電極27は、例えばVdd用の 電源端子29に接続されている。 ドレイン電極28は、 例えばVss用の接地端子30に接続されている。 これ

. . .

らのゲート電極23、ソース領域24、ドレイン領域25、ソース電極27、及びドレイン電極28により、PチャネルのMOS形電界効果トランジスタ(以下、MOSFETという)が構成され、そのMOSFETが図示しない絶縁膜に覆われるようになっている。

【0009】なお、ポリシリコンはゲート電極23とし て有効な材料であるが、素子の微細化につれ、そのシー ト抵抗が配線遅延の原因となって高速化への妨げとな る。そのため、ポリシリコンに代えて低抵抗材料である MoSi₂、TaSi₂、WSi₂等のシリサイド (ケ 10 イ化化合物)や、W、Mo等の高融点金属が、超大規模 IC(以下、VLSIという)に適用されることもあ る。シリコン基板21の他方の表面(下面)には、低低 抗材料であるMoSiz、TaSiz、WSiz 等のシ リサイド膜からなる第1の電極31が形成されている。 第1の電極31の下面には、比誘電率が高いBaT is、Bai-r Srr TiOs、SrTiOs 等の高誘 電体薄膜からなるキャパシタ絶縁膜32が被着されてい る。高誘電体薄膜として、例えばBao.7 Sro.3 Ti O3 は、前記文献1に記載されているように、高い周波 20 数(2GHz)まで高い此誘電率(300)を有し、キ ャパシタ絶縁膜32としての信頼性が確認されている。 このキャパシタ絶縁膜32の下面は、Agペースト、A uペースト等の導電性樹脂接着剤からなる第2の電極3 3を介して、リードフレーム等の導体34に接着されて いる。これらの第1の電極31、キャパシタ絶縁膜3 2、及び第2の電極33により、バイパス・コンデンサ が構成されている。 導体34は、ワイヤ等によって接地 端子30に接続されている。

【0010】このような構成のバイパス・コンデンサ内 30 蔵の半導体装置では、電源端子29にVddを印加し、 接地端子30をグランドに接続してVssに保持する。 そして、ゲート電極23にある電圧を入力すれば、該ゲ ート電極23下のシリコン基板21の表面にチャネルが 形成され、ソース領域24とドレイン領域25との間の 導通状態、つまりソース電極27とドレイン電極28と の間の導通状態が制御される。バイパス・コンデンサを 構成する第1の電極31は、シリコン基板21及びN+ 拡散層26を介じて電源端子29に接続され、第2の電。 極33が、導体34を介して接地端子30に接続されて 40 いる。そのため、MOSFETが高周波電圧で動作する ときに生じる雑音が、バイパス・コンデンサを介して接 地端子30へ流れてその雑音が除去される。この半導体 装置では、大容量のバイパス・コンデンサが電源端子2 9と接地端子30との間に接続されているので、電源系 を安定化できる、雑音に強くなる、図示しない電源ピン と接地ピンを減らせる、該半導体装置を搭載するプリン ト基板の配線パターンにそれ程気を使わなくて済む、高 周波や高利得の回路では寄生素子がなくなるといった利

面にバイパス・コンデンサが形成されているので、MOSFET等の紫子や電源配線等によって形成位置や形成面積に制約を受けることなく、形成面積を大きくできるので、該バイパス・コンデンサの容量をより大きくできる。しかも、キャバシタ絶縁膜32として強誘電体の薄膜を用いる場合、他の素子特性に悪影響を及ばさないような構造上の配慮が必要であるが、本実施例では、バイパス・コンデンサがシリコン基板21の下面に形成されているので、そのような配慮は必要でなく、半導体装置の構造を簡単化できるという利点がある。

6

【0011】半導体装置の製造方法

図4(a)~(e)は、図1に示すバイパス・コンデン サ内蔵の半導体装置の製造方法を示す概略の製造工程図 であり、図1中の要素と共通の要素には共通の符号が付 されている。このバイパス・コンデンサ内蔵の半導体装 置は、例えば次のような工程(1)~(5)に従って製 造される。

(1) 図4(a)の工程

両面が鏡面研磨されて洗浄されたシリコンウエハ20を 用意する。このシリコンウエハ20の一方の表面(上 面)側に、ホトリソグラフィ技術、エッチング技術等の 半導体製造技術を用いて、図1に示すようなMOSFE Tといった各種の素子を多数形成する。

(2) 図4(b)の工程

シリコンウエハ20の他方の表面(下面)に形成された SiO2 膜等を除去し、シリコンの生地を露出させる。 蒸着やスパッタ等により、シリコンウエハ20の下面側にMoSi2、TaSi2、WSi2等のシリサイド膜 からなる第1の電極31を被着する。

30 【0012】(3) 図4(c)の工程 第1の電極31の下面に、BaTi3、Ba1-x Srx TiO3、SrTiO3等の高誘電体薄膜からなるキャ パシタ絶縁膜32を堆積する。

(4) 図4(d)の工程

シリコンウエハ20の上面に多数のICが配列形成されているので、これらをスクライビングによって切断し、複数のチップに分割する。シリコンウエハ20がチップに分割されると、図1に示すようなシリコン基板21となる。

40 (5) 図4(e)の工程

チップ下面のキャパシタ絶縁膜32に、Agペースト、Auペースト等の導電性樹脂接着剤からなる第2の電極33を被着し、それをリードフレーム等の導体34の所定の位置に接着してマウント(ダイボンディング)する。そして、図1の接地端子30と導体34とをワイヤ等で接続(ボンディング)した後、この組立てられた半導体素子をケース等に収納して封止すれば、バイパス・コンデンサ内蔵の半導体装置の製造が終了する。

周波や高利得の回路では寄生業子がなくなるといった利 【0013】このようなバイパス・コンデンサ内蔵の半点がある。特に、本実施例では、シリコン基板21の下 50 導体装置の製造方法では、シリコンウエハ20の下面に

第1の電極31及びキャパシタ絶縁膜32を被着するの で、個々のチップに分割した後にそれらを被着する方法 に比べ、製造工程が簡単となって大量生産が容易にな る。しかも、チップ下面にバイパス・コンデンサを形成 する方法であるため、MOSFET等といった他の素子 特性に悪影響を及ぼさないような製造上の配慮が必要で なくなり、それによって製造工程がより簡単になる。さ らに、第2の電極33を導電性樹脂接着剤で構成し、そ れを用いてチップを導体34上にマウントするので、半 導体装置としての構造が簡単になると共に、その製造工 10 程数を削減できる。なお、本発明は図1及び図4の実施 例に限定されず、種々の変形が可能である。その変形例 としては、例えば次のようなものがある。

- 図1及び図4では、第2の電極33を導電性樹 (i) 脂接着剤で構成しているが、Au-Si等の共晶合金法 や半田接着法等に用いられる他の金属膜で置き換えても よい。また、半導体装置をリードフレーム等の導体34 上にマウントしない場合、第2の電極33をNi、Au 等の金属膜で形成してもよい。
- (ii) 図1及び図4では、高周波用のMOSFETの 20 蔵の半導体装置の機略の断面図である。 半導体装置について説明したが、本発明のバイパス・コ ンデンサは他のFETのICや、バイポーラIC等とい った種々の半導体装置に内蔵することが可能である。

[0014]

【発明の効果】以上詳細に説明したように、第1の発明 によれば、シリコン基板の他方の表面側にバイパス・コ ンデンサを形成し、そのバイパス・コンデンサを第1の 電極、高誘電体薄膜からなるキャパシタ絶縁膜、及び導 電性膜からなる第2の電極によって構成したので、該バ イパス・コンデンサを、他の素子や配線等によって形成 30 位置や形成面積に制約を受けることなく、より広い面積 で形成することにより、容量をより大きくすることが可 能となる。しかも、バイパス・コンデンサがシリコン基 板の他方の表面側に形成されているので、他の素子特性 に悪影響を及ぼさないような構造上の配慮が必要なくな り、それによって該バイパス・コンデンサひいては半導 体装置全体の断面構造を簡単にできる。第2の発明によ れば、第2の電極を導電性樹脂接着剤で形成し、該導電 性樹脂接着剤によってキャパシタ絶縁膜を導体に接着す

る構成にしたので、該第2の電極としての機能の他に接 着剤としての機能も有するので、導体に接着する際の構 造が簡単になる。第3の発明によれば、一方の表面側に 複数の半導体素子が形成されたシリコンウエハの他方の 表面側に、第1の電極及びキャパシタ絶縁膜を形成する ようにしたので、バイパス・コンデンサの製造ばらつき が少なくなるばかりか、その大量生産が可能となって該 バイパス・コンデンサの製造工程が簡単になる。しか も、シリコンウエハの他方の表面側に第1の電極及びキ ャパシタ絶縁膜を形成するので、他の半導体素子の素子 特性に悪影響を及ぼさないような製造上の配慮が必要な くなり、それによって製造工程をより簡単化できる。さ らに、シリコンウエハから分割されたチップを、導電性 樹脂接着剤からなる第2の電極によって導体に接着する ようにしたので、その第2の電極の形成工程と接着工程 とを1つにでき、それによって製造工程がより簡単にな る.

* . . 8

【図面の簡単な説明】

【図1】 本発明の実施例を示すバイパス・コンデンサ内

【図2】パッケージに収納された従来の半導体装置の平 面図である。


【図3】 従来のバイパス・コンデンサ内蔵の半導体装置 の回路図である。

【図4】図1に示すバイパス・コンデンサ内蔵の半導体 装置の製造工程図である。

シリコンウエハ

【符号の説明】

20	2 / 42 / 42 1
21	シリコン基板
23	ゲート電極
27	ソース電極
28	ドレイン電極
29	電源端子
30	接地端子
31	第1の電極
32	キャパシタ絶縁膜
33	第2の電極
34	導体



フロントページの続き

(72)発明者 宮崎 茂行

(72)発明者 河野 修一

東京都狛江市和泉本町1丁目8番1号 キ

東京都狛江市和泉本町1丁目8番1号 キ

****ンセキ株式会社内